2026-06-16 10:30~12:00
ADI / 한민석 과장
주*원2026-06-16 오전 10:50:31
ow-PHY 및 DFE 통합의 이점: "기존 아키텍처에서는 Low-PHY와 DFE(Digital Front End)가 개별 SoC나 FPGA에 분산되어 있었는데, 이를 Samana 플랫폼 하나로 통합(Radio·DFE·Low-PHY)했을 때 실제 보드 면적(BOM) 감소율과 발열 제어 측면에서의 이점은 구체적으로 어느 정도인가요?"ADI22026.06.16
LPHY 처리를 위한 FPGA, Board 전체 Control을 위한 CPU, 칩간 Interface를 위한 JESD등이 모두 사라지므로 매우 큰 이점을 갖습니다박*영2026-06-16 오전 10:49:39
전력 증폭기 특성이 변할 경우 실시간으로 보정이 가능한 구조인지 궁금합니다.ADI12026.06.16
네 가능합니다. DPD 기능을 지원하며, 전력 증폭기 출력의 일부를 ORx port로 입력 받아 비선형성을 보상합니다. DPD 모델은 SR DPD, MT DPD, LT DPD이 있으며, 이를 통해 다양한 time scale에서 PA의 비선형성을 보상합니다.이*보2026-06-16 오전 10:43:09
사용자 수가 증가할 때 연산량이 선형적으로 증가하는 구조인지? 아니면 특정 시점부터 급격히 증가하는 구조인지 궁금합니다.ADI22026.06.16
주신 질문은 DU의 Modem과 관련이 있으며 Samana는 사용자 수 증가와 관련이 없습니다. 연산량은 Carrier Number 및 IBW에 따른 DPD 등에 관한 질문이라면 기본적으로 Path당 8 Carrier 및 400MHz OBW 지원에 문제 없이 동작합니다.최*기2026-06-16 오전 10:38:35
100MHz 대역폭 기준으로 플랫폼 내부의 전체 처리 지연시간은 어느 정도인가요?ADI22026.06.16
100M NR 1 Carrier를 문의하신 것이라면, 전체적으로 수십 uS 정도입니다. eCPRI의 Deterministic latency + LPHY + Channel Filter Coefficients + CFR stage 등의 지연 요소가 있어 조절이 가능합니다최*빈2026-06-16 오전 10:35:55
메모리를 거쳐 저장 후 처리하는 구조인지 아니면 데이터가 실시간으로 연속 처리되는 구조인지 설명 부탁드립니다. 통합 플랫폼 내부에서는 IQ 데이터가 어떤 방식으로 전달되는지궁금합니다.ADI22026.06.16
모든 Data Stream은 실시간 처리이므로 Memory를 거치지 않습니다. Debugging이나 DPD 등을 위해서는 신호 흐름을 Capture 하여 Memory에 쌓고 처리하고 버리는 작업을 진행합니다. 자세한 내용은 이후 나올 블록다이어 그램을 참조하세요[열린보도원칙] 당 매체는 독자와 취재원 등 뉴스이용자의 권리 보장을 위해 반론이나 정정보도, 추후보도를 요청할 수 있는 창구를 열어두고 있음을 알려드립니다.
고충처리인 강정규 070-4699-5321 , news@e4ds.com