자일링스 Zynq를 이용한 첨단 임베디드 시스템 설계: 가속기로 소프트웨어 병목지대를 없애는 방법

2014-03-18 10:30~15:00

XILINX / 정 웅 부장

웨비나정보 웨비나Q&A

무명2014-03-18 오후 12:54:08
아까 질문이 누락된거 같은데요.. PL에 추가적으로 달수 있는 1G DDR의 access영역이 PL 3G영역에 포함되는건가요 ? 아님, PS에는 안보이고 PL만 사용할 수 있는건가요 ?
e4ds2014.03.18
네. 메일을 통해 답변받으실 수 있게 조치해 드리겠습니다. 감사합니다.
무명2014-03-18 오후 12:17:34
OS없는 bare-metal이라는 개념을 어디서 자세히 알수 있을까요 ?
xilinx92014.03.18
bare metal은 쉽게 우리가 알고 있는 f/w 즉, main loop안에서 하나의 프로그램만 동작하는것을 bare-metal 또는 standalone이라고 합니다.^^
김*빈2014-03-18 오후 12:16:59
ZYNQ 내부에 FPGA와 ARM 이 들어 있는듯 합니다. 두 프로세스의 데이터 버스 공유는 어떻게 하는 것인지? 밴드위쓰는 어떻게 되나요?
xilinx92014.03.18
HP Port 를 통하여 PL->PS PS-> 이 가능합니다.
무명2014-03-18 오후 12:05:07
FSBL이나 Zynq boot image 등을 GUI툴없이 cmd line에서 모두 만들 수 있나요 ?
xilinx92014.03.18
FSBL이 참조하는 database file이 xml입니다. 최초 생성은 SDK에서 생성하시고 그다음 부터는 Makefile을 사용하시면 될 듯합니다.
무명2014-03-18 오후 12:03:10
PL에 추가가능한 1G DDR access관련 질문 답변 해주세욤~
xilinx92014.03.18
PL에 1G DDR은 PS에서 Interconnect를 통하여 access가 됩니다.
sang***2014-03-18 오전 11:58:18
ADC 1MSPS이면 17채널을 모두 사용시 채널당 속도가 1/17 MSPS로 떨어지나요?
xilinx02014.03.18
아닙니다. 17개의 analog 입력을 mux로 선택하실 수 있다는 것입니다. 17개의 입력을 모두 순차적으로 사용하신다면 sample rate은 그대로 1MSPS입니다만, 해당 analog 입력에 대해 연속적인 sampling은 되지 않습니다.
sang***2014-03-18 오전 11:56:03
CoaXPress 카메라통신규격을 사용하는 고속카메라에 적용한 예가 있나요?
xilinx92014.03.18
국내에 비젼머신이 커지면서 CoaXpress와 CameraLink등이 zynq에서 많이 거론되고 있는 추세 입니다.
무명2014-03-18 오전 11:47:22
그럼, PL에 추가된 1G메모리는 PL영역(3G)에 포함이 되는건가요 ? 아님 PS가 직접 access못하는 영역인가요 ?
xilinx92014.03.18
추가 !GB메모리는 PL영역에 포함되며 PS는 Interconnect를 통하여 access가 가능합니다.
sang***2014-03-18 오전 11:46:51
보여주신 데모는 더블버퍼링을 안 쓰고 실시간 영상을 처리했나요?
xilinx02014.03.18
네 그렇습니다.
sang***2014-03-18 오전 11:45:55
아직 사용한 적은 없습니다. 혹시 모터 제어 라이브러리가 다양하게 있는지 궁금해서요
xilinx02014.03.18
제가 많이 접해보지 못한 부분이라 구체적인 라이브러리를 답변 드리긴 어렵습니다만, 저희 내부적으로 실제 Motor control kit를 이용하여 몇몇 커스터머에게 데모하였습니다.

1 2 3 4 5 6 7 8 9 10