산업기기 · 민생기기를 위한 Pch 파워 MOSFET 솔루션과 적용 사례

2026-03-19 10:30~12:00

ROHM / 김주연 주임연구원

웨비나정보 웨비나Q&A

안*영2026-03-19 오전 11:13:26
고내압 Pch MOSFET에서 드레인 소스 간 누설 전류 특성은 어떻게 관리되는지 궁금합니다
ROHM22026.03.19
고내압 Pch MOSFET의 누설전류는 드리프트 영역의 전계 분산 설계와 접합/표면 품질 관리로 억제됩니다
박*지2026-03-19 오전 11:11:29
한 로드 스위치나 전원 차단 회로에서 인러시 전류 제어 방법이 궁금합니다 소자 손상을 방지하기 위한 보호 회로 설계 방법이 무엇인지도 궁금합니다.
ROHM22026.03.19
인러시 전류 제어의 기본은 MOSFET의 turn-on slew rate를 늦춰 출력 커패시터 충전 전류를 제한하는 것이며 스위칭 손실이 증가한다는 부작용이있습니다 보호 회로 측면에서는 SOA 검토와 함께 TVS, 스너버, 게이트 보호, 역전류 차단 구조를 조합하여 소자 손상을 방지하는 방식이 일반적입니다.
박*영2026-03-19 오전 11:08:02
열사이클이나 전기적 스트레스 테스트 기준이 어떻게 되는지요?
ROHM12026.03.19
반도체 소자의 경우 JEDEC 기준으로 설계 및 Test 하고 있습니다. 상세 내용은 JEDEC 규격을 참조 부탁 드립니다.
박*영2026-03-19 오전 11:06:53
병렬로 사용할 경우 전류 불균형 문제를 어떻게 해결하는지 궁금합니다 온저항 편차와 온도 특성을 고려한 설계 방법이 무엇인지도 궁금합니다.
ROHM22026.03.19
병렬 사용 시에는 개별 MOSFET의 온저항 편차, 배선 저항 차이, 게이트 구동 편차, 온도 상승 차이에 의해 전류 불균형이 발생할 수 있습니다. 특히 초기 편차로 인해 특정 소자에 전류가 집중되면 해당 소자의 온도가 먼저 상승하고, 이에 따라 특성이 다시 변하면서 전류 분담이 달라질 수 있으므로 병렬 설계 시 주의가 필요합니다. 이러한 문제를 위해 듀얼타입(P+N /N+N) Mosfet이 채용되는 추세입니다
오*배2026-03-19 오전 11:04:39
민생기기 전원 회로에서 Pch MOSFET를 사용할 때 발열 설계 기준은 어떻게 설정하는지 궁금합니다 패키지 선택과 방열 설계 시 고려해야 할 주요 요소가 무엇인지요?
ROHM12026.03.19
발열 설계 기준으로 각 Set Maker에서 관리 하는 기준이 있습니다. IC의 경우 Datasheet에 보증하고 있는 Junction Max 온도 이하가 되도록 방열 설계 되어야 합니다.
손*수2026-03-19 오전 11:03:30
역회복 특성과 스위칭 손실에 미치는 영향 바디 다이오드 특성이 회로 동작에 미치는 영향은 어떤지 궁금합니다
ROHM22026.03.19
MOSFET의 바디 다이오드는 스위칭 전환 시 전류의 프리휠 경로가 되므로, 역회복 특성(Qrr, trr)이 스위칭 손실과 노이즈 특성에 직접 영향을 줍니다. 역회복이 큰 경우 반대측 MOSFET turn-on 시 추가 전류가 발생하여 손실, 피크 전류, EMI가 증가할 수 있습니다. 따라서 Rds(on)뿐 아니라 바디 다이오드의 역회복 특성까지 함께 검토하는 것이 중요합니다.
주*원2026-03-19 오전 11:02:32
현재 업계 동향 및 앞으로의 발전 방향에 대해서 문의드립니다
ROHM12026.03.19
H-Side의 S/W를 Pch 로 적용하는 경우 부품 삭제에 의한 Size 감소 및 비용 감소가 발생할수 있기 때문에 Pch Chip Size 감소하면서 Ron 값을 낮추는 방향으로 발전할 것으로 생각합니다.
박*구2026-03-19 오전 11:02:06
LVMOSFET 구조에서 채널 설계나 드리프트 영역이 온저항과 내압 특성에 미치는 영향이 궁금합니다
ROHM22026.03.19
LVMOSFET에서는 채널 설계와 드리프트 영역 설계가 각각 다른 역할을 합니다. 채널부는 셀 밀도, 채널 폭, 트렌치 구조 등에 의해 주로 ON 저항에 영향을 주며, 저내압 영역에서는 특히 이 영향이 큽니다. 반면 드리프트 영역은 항복전압 확보에 핵심적인 부분으로, 내압을 높이기 위해 길이 증가 및 저농도화가 필요하지만 그만큼 ON 저항은 증가하는 트레이드오프가 있습니다. 따라서 실제 설계는 필요한 내압을 만족하는 최소 드리프트 구조를 기반으로 채널 구조를 최적화하여 저항을 낮추는 방향으로 진행됩니다
박*차2026-03-19 오전 11:00:26
게이트 전하와 스위칭 손실 간의 관계를 어떻게 최적화하는지요?
ROHM12026.03.19
FET의 경우 전압 제어로 Vth 전압까지 빠르게 상승하도록 Slew를 조정하시면 스위칭 손실을 줄일수 있습니다만 Side Effect로 스위칭 시에 Peak 전압 발생에 의해 EMI 등에 문제가 발생할 가능성이 있습니다. 하여 실제 Set에서 충분한 평가후에 설계을 제안 드립니다.
최*은2026-03-19 오전 10:59:08
서지나 과도 전압 상황에서 소자를 보호하는 방법이 무엇인지요? 고전압 입력 조건에서 Pch MOSFET의 항복 전압 설계 기준은 어떻게 설정하는지 궁금합니다
ROHM22026.03.19
서지나 과도전압 상황에서는 MOSFET 단품의 내압에만 의존하기보다, TVS 다이오드·RC/RCD 스너버·게이트 보호(Zener, 게이트 저항) 및 레이아웃 최적화를 조합하여 VDS/VGS 스트레스를 억제하는 방식이 일반적입니다. 특히 모터, 배터리, High-side 스위치 용도에서는 인덕티브 kickback과 돌입전류에 대한 보호가 중요합니다.